在Vivado中编写测试程序通常涉及以下步骤：
创建测试台文件
在Vivado的Project Manager中，选择“Add Sources”选项。
然后选择“Simulation Sources”并创建一个新的测试台文件。这个文件将用于仿真测试您的设计。
配置仿真设置
在Vivado的Project Manager中，选择“Simulation Settings”选项。
配置仿真设置，包括仿真器、仿真时钟频率等。确保配置的时钟频率与您的设计需求相匹配。
编写测试代码
创建一个新的Verilog文件，例如`sim_crc_to_ram.v`，并编写测试代码。以下是一个简单的测试代码示例：
```verilog
module sim_crc_to_ram；
// 定义变量类型
reg clk_60M；
reg reset；
reg flag_din；
reg din；
wire clk_5k；
wire data_sys, data_inter；
// 实例化模块
crc_to_ram uut （
.clk_60M（clk_60M）,
.reset（reset）,
.start（flag_din）,
.din（din）,
.clk_5k（clk_5k）,
.data_sys（data_sys）,
.data_inter（data_inter）
）；
// 产生时钟模块
always 8 clk_60M = ~clk_60M； // 延迟8ns以后clk_60M信号取反，即周期为16ns的方波信号
// 时钟控制和reset信号的控制
always @（posedge clk_60M or posedge reset） begin
if （!reset） begin
clk_60M <= 1'b0；
flag_din <= 1'b0；
din <= 1'b0；
end else begin
if （flag_din） begin
din <= din + 1；
if （din == 8'h10） begin // 示例条件
flag_din <= 1'b0；
end
end
end
end
endmodule
```
运行仿真测试
在Vivado的Project Manager中，选择“Run Simulation”选项。
然后选择“Run Behavioral Simulation”来运行仿真测试，查看设计在仿真环境中的运行情况。
调试和验证
使用Vivado内置的调试工具进行调试和验证。您可以在仿真过程中查看信号的状态，检查设计的行为是否符合预期。
通过以上步骤，您可以在Vivado中编写和运行测试程序，确保您的设计在仿真环境中能够正常工作。根据您的具体需求，您可能需要调整测试代码和配置，以验证不同场景下的设计性能。