使用VCS（Version Control System）调试程序通常涉及以下步骤：
编译源代码
使用VCS的编译命令将Verilog源代码编译成可执行文件。例如：
```
vcs -sverilog -debug_all full.adder full_adder_tb.v -l com.log
```
上述命令中，`-sverilog` 是编译命令选项，`-debug_all` 选项用于保存所有的调试信息，`-l com.log` 选项将编译过程生成的日志写入 `com.log` 文件。
运行仿真
执行生成的可执行文件以进行仿真。例如：
```
./simv -l sim.log
```
上述命令中，`./simv` 是执行可执行文件的命令，`-l sim.log` 选项将仿真过程中的日志写入 `sim.log` 文件。
图形界面调试
启动图形界面（如DVE）以查看波形和进行更直观的调试。例如：
```
dve &
```
上述命令中，`dve` 是图形界面调试工具，`&` 表示在后台运行，不占用当前的终端。
查看波形
在图形界面中，可以使用波形查看工具（如DVE）查看仿真过程中的信号波形。
调试选项
VCS提供了多种调试选项，例如：
`-line`：单步调试，逐行执行代码。
`-ucli`：进入ucli模式，提供更高级的调试命令。
`-dumpvars`：打印变量的值。
配置仿真环境
在进行复杂仿真时，可能需要配置仿真环境，例如设置环境变量 `setenv SYNOPSYS_SIM_SETUP /path/to/synopsys_sim.setup`，并确保 `synopsys_sim.setup` 文件中包含正确的库映射等信息。
使用调试工具
VCS支持多种调试工具，如DVE和Verdi。DVE是原生的VCS波形查看工具，而Verdi是由Debussy公司开发并被Synopsys收购的更先进的波形查看工具。
查看和分析调试信息
编译过程中生成的日志文件（如 `com.log`）和波形文件（如 `.vpd`）可用于进一步分析和调试。
通过以上步骤，可以使用VCS进行程序调试，从而找出并修复代码中的错误。建议在实际使用中根据具体需求和调试场景选择合适的调试方法和工具。